Pengenalan Desain Menggunakan FPGA

Catatan: laporan ini merupakan tugas dari mata kuliah Praktikum Sistem Digital ketika penulis menempuh pendidikan sarjana di Institut Teknologi Bandung (semester III, tahun 2012). 

Judul: MODUL 2 Pengenalan Desain Menggunakan FPGA

Tautan untuk teks lengkap: klik di sini.

Abstrak

Percobaan kali ini lebih banyak mempelajari kemudian membuat desain dengan target FPGA, baik dengan menggunakan bahasa VHDL maupun secara skematik.  Hasil rancangan dibuat dengan menggunakan software Quartus, kemudian hasilnya akan diimplementasikan dengan menggunaan board FPGA (yang digunakan adalah UD2-70). Kemudian keluarannya dapat dilihat melalui tampilan 7-segments. Kemudian untuk percobaan 4-Bid ripple carry adder dengan VHDL, didapatkan juga hasil yang ekivalen dengan percobaan 4-bit adder dengan skematik.

Percobaan selanjutnya meunggunakan software Modelslim, sehingga percobaan dilakukan dengan cara menuliskan bahasa VHDL dan tidak dilakukan secara skematik. Percobaanya meliputi : Simulasi sederhana menggunakan modelslim, membuat testbench, melakukan proses tapping sinyal dari sebuah desain , dan membuat script untuk melakukan simulasi.

Kata kunci: FPGA, skematik, VHDL, full adder, Quartus, Modelslim

You May Also Like

0 komentar